解决复杂的3D封装挑战

自1998年以来,Amkbob体彩or Technology公司已经在开发和提供高容量,低成本的3D封装技术的先驱。通过部署方法我们的发展超越的应用和需要3D技术的包装平台的范围内。客户从这种方法中受益,因为新的3D封装解决方案更有效的资格和斜坡大批量,低成本,并在多个工厂。

关键3D平台技术包括:

  • 设计规则。和基础结构更薄,高密度基板技术
  • 先进的晶片稀释和处理系统
  • 更薄的管芯附接和模具堆叠过程
  • 高密度和低环引线接合
  • 无铅和环保意识的绿色材料组
  • 倒装片加上引线键合技术的混合堆叠
  • 交钥匙管芯和封装中堆叠组装和测试流

芯片堆叠

Amkor的芯片堆叠技术被广泛部署在大批量制造多个工厂和生产线。下一代芯片堆叠技术包括能够处理晶片和低于35微米管芯减薄到。它可以可靠地堆叠并具有高多达16个有源器件互连,采用前沿管芯附着,模间距,焊线和倒装芯片组装的能力。

模具堆垛技术已经被证明达到了24个高堆垛,然而,大多数堆垛超过9个设备使用了模具和包装堆垛技术的组合,以解决复杂的测试、成品率和物流限制。

芯片堆叠也被广泛部署在传统的基于引线框的封装,包括QFPMLF®SOP格式。凭借Amkor公司的行业领先的基础架构的高容量,低成本的引线框架生产,系统名称可以实现在印刷电路板房地产和总体成本节省显著。

封装堆叠

完全组装和测试封装堆叠就是Amkor公司提供了显著创新攻克技术,业务和复杂的芯片堆叠相关的物流限制的区域。Amkor的先进封装上封装(PoP)包装解决方案包括:

包装可堆叠很薄细间距BGA(PSvfBGA)支撑单个管芯,叠层使用引线键合或杂合(FC加引线键合)堆叠管芯和已经施加到倒装芯片(FC)应用程序通过测试和SMT处理,以改善翘曲控制和包装的完整性。

包装可堆叠倒装芯片芯片级封装(PSfcCSP)能够被用作一个裸露的芯片底部封装集成封装中堆叠在FCCSP PSvfBGA的设计特点组件流动的。PSfcCSP具有0.5mm的间距,这是在模制PSvfBGA结构的中心的挑战的薄FC露出管芯使得细间距堆叠的接口。

通过模具孔(TMV®是通过模具帽具有互连通孔下一代PoP解决方案。TMV技术提供了一个稳定的底部封装使得能够使用具有较大管芯封装比较薄的基片的。启用TMV易拉罐支持单,堆叠裸片或FC的设计。这个包是新兴上存储器接口需求节距为0.4mm的低功率DDR2,DDR3和后续的理想解决方案。此外,TMV使层叠界面刻度与焊球间距密度至0.3毫米间距以下。

有问题吗?

通过点击下面的请求信息按钮联系我们的专家Amkor公司。