解决复杂的3D封装挑战
1998年以来，安靠は三维构造のパッケージを大量かつ低コストで提供するパイオニアです。当社の展开アプローチは，3D技术を必要とするアプリケーションに対して十分なパッケージングプラットフォームを提供するものとなっています。このアプローチにより，お客様は新たな3Dパッケージングにおいてより效率的な认证取得，短期间での量产立上げを，低コストかつ复数の工场において行うことが可能です。
芯片堆叠
安靠のチップスタック技术は，多数の工场の生产ラインで大规模量产に采用されています。次世代チップスタック技术では35微米まで薄型化されたウェハおよびチップを取扱うことが可能です。最先端のダイアタッチ，ダイスペーシング，ワイヤボンドおよびフリップチップの组立技术を使用することにより最大16チップをスタックすることが可能です。
チップスタック技术は最大24チップまでが确立されていますが，9チップを超えるスタックの场合には，复雑なテスト，歩留り低下，物流の制约に対応するため，チップとパッケージスタック技术の组み合わせが使用されます。
チップスタックは，QFP，MLF®およびSOPを含む旧来型のリードフレームパッケージにも広く适用されます.Amkorの大规模量产，低コストリードフレーム制品を用いることにより，システム基板面积とともにトータルコストを大幅に削减することが可能です。
封装堆叠
组立，テスト后のパッケージスタックは，チップスタックに关する技术，复雑な商流の限界を突破するために安靠が革新をもたらした分野です.Amkorの高度な封装上封装（PoP）には次のものがあります：
包装可堆叠很薄细间距BGA（PSvfBGA）：ワイヤボンドまたはハイブリッド（フリップチップ+ワイヤボンド）を使用したシングルチップ，チップスタックに対応し，テスト，ボード実装时に课题となるパッケージ反りを改善したパッケージです。
包装可堆叠倒装芯片CSP（PSfcCSP）：FCCSPの组立フローとPSvfBGAのパッケージスタッキング技术を统合し，チップ里面露出型パッケージを可能にしました.PSfcCSPは，センターモールドを行うPSvfBGAで课题とされていた0.5毫米のファインピッチのスタック接続を可能にする薄型のチップ露出构造を备えています。
通过模具孔（TMV®）：モールドキャップにインターコネクトビアを备えた次世代的PoPソリューションです下部パッケージのパッケージサイズに対するチップ占有比率を拡大し，また薄型基板の使用を可能にします.TMVは，シングルチップ，スタックチップ，FCデザインに适用可能です.TMVは，0.4毫米ピッチ低电力DDR2メモリインターフェイスに対する理想的なソリューションであり为0.3mmピッチまたはそれ以下のはんだボールピッチを実现し，スタック接続に必要な面积缩小を可能にします。
ご质问やお问合せはこちらまで
以下の「リクエスト」をクリックしてご连络ください